DRAM Chips


41256: 256K x 1 bit, 4164: 64K x 1 bit, 4816 & 4116: 16K x 1 bit

4116 4816 4164 41256     41256 4164 4816 4116
-5V NC NC A8 --> _1 4256
-
4164-
-
4816-
16 --- GND  
      DIN --> 2 15 <-- !CAS  
      !WE --> 3 14 --> DOUT  
      !RAS --> 4 13 <-- A6  
      A0 --> 5 12 <-- A3  
      A2 --> 6 11 <-- A4  
      A1 --> 7 10 <-- A5  
+12V     VCC --- 8 9 <-- A7     NC VCC

VCC = 5V


4416 (16K x 4 bit), 4464 (64K x 4 bit)

!OE --> _1 -4464- 18 --- GND
D0 <-> 2 17 <-> D3
D1 <-> 3 16 <-- !CAS
!WE --> 4 15 <-> D2
!RAS --> 5 14 <-- A6
A0 --> 6 13 <-- A3
A2 --> 7 12 <-- A4
A1 --> 8 11 <-- A5
VCC --- 9 10 <-- A7

TC511000 (1M x 1 bit)

  DIN --> _1 TC
-
511-
-
000-
18 --- GND
  !WE --> 2 17 --> DOUT
  !RAS --> 3 16 <-- !CAS
  NC --> 4 15 <-- A9
  A0 --> 5 14 <-- A8
  A1 --> 6 13 <-- A7
  A2 --> 7 12 <-- A6
  A3 --> 8 11 <-- A5
  VCC --- 9 10 <-- A4

44256 51256 (256K x 4 bit)

DIP:

D0 <-> _1 -44256- 20 --- GND
D1 <-> 2 19 <-> D3
!WE --> 3 18 <-> D2
!RAS --> 4 17 <-- !CAS
    5 16 <-- !OE
A0 --> 6 15 <-- A8
A1 --> 7 14 <-- A7
A2 --> 8 13 <-- A6
A3 --> 9 12 <-- A5
VCC --- 10 11 <-- A4

ZIP:

!OE --> _1 4
4
2
5
-6-
     
      2 <-- !CAS
D3 <-> 3      
      4 <-> D4
    5      
      6 <-> D1
D2 --> 7      
      8 <-- !WE
!RAS --> 9      
      10    
A0 --> 11      
      12 <-- A1
A2 --> 13      
      14 <-- A3
    15      
      16 <-- A4
A5 --> 17      
      18 <-- A6
A7 --> 19      
      20 <-- A8

TM4256 SIMM Modules

Pin EK8 FL8 EL9
1 A8 VDD
2 VDD !CAS
3 D1 DQ1
4 Q1 A0
5 !CAS A1
6 A7 DQ2
7 A5 A2
8 A4 A3
9 D2 VSS
10 Q2 DQ3
11 !W A4
12 A1 A5
13 A3 DQ4
14 A6 A6
15 Q3 A7
16 D3 DQ5
17 A2 A8
18 A0 NC
19 !RAS NC
20 D4 DQ6
21 Q4 !W
22 VSS VSS
23 D5 DQ7
24 Q5 NC
25 D6 DQ8
26 Q6 NC
27 D7 !RAS
28 Q7 NC !CAS9
29 D8 NC DQ9
30 Q8 VDD

Mfr. Type Size Access
time
/ns
ICC
max
/mA
ICC
sby
/mA
Rows Refresh
period
/ms
 
  4816 16Kx1       128    
TMS 4164 64Kx1 150 39 5 256    
TMS 4416 16Kx4 150 39 5 256    
TMS 4256 256Kx1 120 78 4.5 512 8  
150 68
HM 50464 64Kx4 120 83 10 256 4  
TC 511000 1Mx1 100 60 2 512 8